发明名称 线路板及其制作方法
摘要
申请公布号 TWI487452 申请公布日期 2015.06.01
申请号 TW100129951 申请日期 2011.08.22
申请人 欣兴电子股份有限公司 发明人 余丞博;张启民;黄瀚霈
分类号 H05K3/46 主分类号 H05K3/46
代理机构 代理人 詹铭文 台北市中正区罗斯福路2段100号7楼之1;叶璟宗 台北市中正区罗斯福路2段100号7楼之1
主权项 一种线路板的制作方法,包括:分别压合一第一介电层于一第一金属箔层与一第二金属箔层上,其中各该第一介电层具有彼此相对的一第一表面与一第二表面,且藉由一胶层黏合该第一金属箔层与该第二金属箔层,其中该胶层位于该第一金属箔层与该第二金属箔层的周边,以与该第一金属箔层与该第二金属箔层形成一封闭空间;分别形成一热聚合性疏水薄膜于该些第一介电层的该些第二表面上;对该些疏水薄膜照射一第一雷射光束,以分别形成一穿透过该些疏水薄膜之第一凹刻图案于该些第一介电层的该些第二表面上,并分别形成穿过该些第一介电层的至少一第一贯孔,其中该些第一贯孔分别暴露出部分该第一金属箔层与部分该第二金属箔层;对该些疏水薄膜进行一活化步骤,并于该活化步骤后移除该些疏水薄膜;分别形成一第一线路图案于该些第一凹刻图案内,并同时分别形成至少一第一导电孔道于该些第一贯孔内,其中该些第一导电孔道的一端分别连接该些第一贯孔所暴露出之部分该第一金属箔层与部分该第二金属箔层,且该些第一导电孔道分别与该第一金属箔层及该第二金属箔层之间具有一第一界面与一第二界面;分别压合一叠层结构于该些第一介电层的该些第二表面上,其中该些叠层结构分别覆盖该些第一线路图案与该些第一导电孔道的另一端,其中各该叠层结构包括至少一内连通结构与至少一图案导体层,且该内连通结构电性连接该第一线路图案与该叠层结构相对远离该第一线路图案的该图案导体层,该内连通结构的一第一顶面与该图案导体层的一第二顶面未齐平,且该第一顶面的一部分低于该第二顶面;分别压合一第二介电层及一位于该第二介电层上的第三金属箔层于该些叠层结构上;对该些第二介电层照射一第二雷射光束,以分别依序形成穿过该些第三金属箔层与该些第二介电层的至少一第二贯孔,其中该些第二贯孔分别暴露出部分该些叠层结构;形成一导电材料于该些第二贯孔内,并延伸覆盖于该些第二介电层上;分离该第一金属箔层与该第二金属箔层,以使该些叠层结构及其上之该些第二介电层、该些第三金属箔层与该导电材料分别位于该第一金属箔层与该第二金属箔层上;以及移除部分该第一金属箔层与部分该第二金属箔层,以分别形成一第一图案化金属箔层于该些第一介电层的该些第一表面上,并分别移除部分该第三金属箔层、部分该导电材料,以分别形成一第二图案化金属箔层及一第二线路图案于该些第二介电层上,而分别形成至少一第二导电孔道于该些第二贯孔内,其中该些第二导电孔道的一端分别连接该些第二贯孔所暴露出之部分该些叠层结构,且该些第二导电孔道分别与该些第二线路图案一体成形。
地址 桃园市桃园区龟山工业区兴邦路38号