| 摘要 |
본 발명은, 반도체 칩들이 실장된 기판들을 상측 방향으로 적층한 적층 구조를 형성하여 전체 패키지의 크기를 감소할 수 있는 전력 소자 패키지 및 그 제조 방법을 제공한다. 본 발명의 일실시예에 따른 전력 소자 패키지는, 상호 대향하는 제1 면 및 제2 면을 포함하고, 상기 제1 면 상에 형성된 제1 배선 패턴을 포함하는 제1 기판; 상기 제1 기판의 상기 제1 면 상에 실장되고 상기 제1 배선 패턴과 전기적으로 연결된 하나 또는 그 이상의 전력 반도체 칩들; 상기 제1 기판으로부터 상측 방향으로 이격되어 위치하고, 그 상에 제2 배선 패턴을 포함하는 제2 기판; 상기 제2 기판 상에 실장되고 상기 제2 배선 패턴과 전기적으로 연결된 하나 또는 그 이상의 제1 제어 반도체 칩들; 상기 제1 배선 및 상기 제2 배선 패턴과 전기적으로 연결된 리드 프레임; 및 상기 제1 기판의 상기 제2 면을 노출하도록 상기 제1 기판, 상기 전력 반도체 칩들, 제2 기판, 상기 제1 제어 반도체 칩들, 및 상기 리드 프레임의 적어도 일부를 봉지하는 봉지재를 포함한다. |
