发明名称 | 记忆电路与字元线控制电路 | ||
摘要 | |||
申请公布号 | TWI486968 | 申请公布日期 | 2015.06.01 |
申请号 | TW101124169 | 申请日期 | 2012.07.05 |
申请人 | 联发科技股份有限公司 | 发明人 | 黄世煌 |
分类号 | G11C8/08;G11C11/40 | 主分类号 | G11C8/08 |
代理机构 | 代理人 | 洪澄文 台北市南港区三重路19之6号2楼;颜锦顺 台北市南港区三重路19之6号2楼 | |
主权项 | 一种记忆电路,包括:一第一PMOS电晶体,耦接于一第一电压端与一第一节点之间;一第二PMOS电晶体,耦接于该第一电压端与一第二节点之间;一第一NMOS电晶体,耦接于一第三节点与一第二电压端之间;一第二NMOS电晶体,耦接于一第四节点与该第二电压端之间;以及一记忆单元阵列,包括多个记忆单元,其中该等记忆单元之至少一个包含一第一反相器及一第二反相器,其中该第一反相器之一正电源端耦接至该第一节点,该第一反相器之一负电源端耦接至该第三节点,该第二反相器之一正电源端耦接至该第二节点,且该第二反相器之一负电源端耦接至该第四节点;其中该记忆电路更包括可控制该第一PMOS电晶体、该第二PMOS电晶体、该第一NMOS电晶体、以及该第二NMOS电晶体之闸极电压的一控制电路,当该记忆电路于一节能模式运作时,该控制电路控制该等闸极电压以启动该第一PMOS电晶体、关闭该第二PMOS电晶体、关闭该第一NMOS电晶体、并启动该第二NMOS电晶体,以将该第一反相器之一输出电压提升至一逻辑高电压,并将该第二反相器之一输出电压下拉至一逻辑低电压。 | ||
地址 | 新竹市新竹科学工业园区笃行一路1号 |