| 主权项 |
一种控制一记忆体单元之记忆体控制器，其包含：一编码单元，其针对待写入至该记忆体单元之资料而产生一错误侦测码，且关于该资料及该错误侦测码而产生能够校正t个(t为2或大于2之一整数)符号之一错误校正码；一记忆体介面，其包括n(n为2或大于2之一整数)数目个通道，针对该等通道中之每一者，将该资料、该错误侦测码及该错误校正码写入至该记忆体单元，且针对该等通道中之每一者，自该记忆体单元读出该资料、该错误侦测码及该错误校正码作为读取资料；n数目个第一错误校正解码单元，其各自针对该等通道中之每一者对该读取资料执行能够校正s个(s为等于或大于1且小于t之一整数)符号的一第一错误校正解码处理；n数目个错误侦测单元，其基于藉由该第一错误校正解码处理所解码之资料及一错误侦测码而针对该等通道中之每一者执行一错误侦测处理；及一第二错误校正解码单元，其数目小于n且针对藉由该错误侦测单元侦测到一错误之该通道对该读取资料执行能够校正t个符号的一第二错误校正解码处理。 |
