| 摘要 |
고 농도의 게르마늄을 갖는 소스/드레인 영역을 갖춘 컬럼 IV 트랜지스터를 형성하는 기술이 개시되며, 이 기술은 종래 소자들에 비해 감소된 기생 저항을 나타낸다. 일부 예시적인 실시예에서, 소스/드레인 영역 각각은 박막의 p형 실리콘이나 게르마늄 혹은 SiGe 디포지션을 포함하는데, 이때 소스/드레인 물질 디포지션의 나머지 부분은 p형 게르마늄이나 혹은 게르마늄 합금(예컨대 게르마늄:주석이거나 다른 적절한 변형 유발자로서, 적어도 80원자%의 게르마늄 함량과 20원자% 미만의 다른 성분을 가짐)이다. 일부 실시예에서, 변형 완화(strain relaxation)의 증거는 불합치 전위(misfit dislocation) 및/또는 스레딩 전위(threading dislocation) 및/또는 쌍정(twins)을 포함하는 게르마늄이 풍부한 캡 층에서 관찰될 수 있다. 평면 및 비평면 트랜지스터 구조(예컨대 FinFET 및 나노와이어 트랜지스터) 뿐만 아니라 변형 및 비변형 채널 구조를 포함한 다양한 트랜지스터 구성이 이용될 수 있다. |
