| 发明名称 | 用于存储单元的三维（3-D）写辅助方案 | ||
| 摘要 | 本发明提供了用于存储单元的三维（3-D）写辅助方案。一种集成电路包括存储单元阵列和写逻辑单元阵列。集成电路还包括写地址解码器，写地址解码器包括多个写输出端。写逻辑单元阵列电连接至多个写输出端。写逻辑单元阵列电连接至存储单元阵列。写逻辑单元阵列被配置为设置存储单元的工作电压。 | ||
| 申请公布号 | CN104658597A | 申请公布日期 | 2015.05.27 |
| 申请号 | CN201410031943.0 | 申请日期 | 2014.01.23 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 邱志杰;黄家恩;吴福安;黄毅函;杨荣平 |
| 分类号 | G11C11/417(2006.01)I | 主分类号 | G11C11/417(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;孙征 |
| 主权项 | 一种集成电路，包括：存储单元的阵列；写地址解码器，包括多个写输出端；以及写逻辑单元的阵列，其中：所述写逻辑单元的阵列电连接至所述多个写输出端；所述写逻辑单元的阵列电连接至所述存储单元的阵列；以及所述写逻辑单元的阵列被配置为设置所述存储单元的工作电压。 | ||
| 地址 | 中国台湾新竹 | ||