发明名称 | 用于时钟树转换处的先入先出(FIFO)装置与方法 | ||
摘要 | 本发明提供用于时钟树转换处的先入先出(FIFO)装置与方法,其利用一第一时钟域的一第一时钟信号接收一输入信号且利用一第二时钟域的一第二时钟信号输出一输出信号,该装置包括:至少三个写入缓存器,其属于该第一时钟域,用以接收该输入信号,其中每一写入缓存器各自具有一第一输出;一第一控制器,其属于该第一时钟域,用以依一顺序致能该至少三个写入缓存器,并产生一起始信号;一多任务器,接收这些第一输出;以及一第二控制器,属于该第二时钟域,其通过一异步接口接收该起始信号,且依据该起始信号控制该多任务器依该顺序输出这些第一输出作为该输出信号;其中该第二时钟域是根据该第一时钟域所产生的一时钟树,且该第二时钟信号与该第一时钟信号不同步。 | ||
申请公布号 | CN102880442B | 申请公布日期 | 2015.05.27 |
申请号 | CN201110195996.2 | 申请日期 | 2011.07.13 |
申请人 | 瑞昱半导体股份有限公司 | 发明人 | 童旭荣;汤森煌 |
分类号 | G06F5/06(2006.01)I | 主分类号 | G06F5/06(2006.01)I |
代理机构 | 北京康信知识产权代理有限责任公司 11240 | 代理人 | 余刚;吴孟秋 |
主权项 | 一种先入先出(FIFO)装置,其利用一第一时钟域的一第一时钟信号接收一输入信号且利用一第二时钟域的一第二时钟信号输出一输出信号,所述装置包括:至少三个写入缓存器,其属于所述第一时钟域,用以接收所述输入信号,其中每一写入缓存器各自具有一第一输出;一第一控制器,其属于所述第一时钟域,用以依一顺序致能所述至少三个写入缓存器,并产生一起始信号;一多任务器,接收这些第一输出;以及一第二控制器,属于所述第二时钟域,其通过一异步接口接收所述起始信号,且依据所述起始信号控制所述多任务器依所述顺序输出这些第一输出作为所述输出信号;其中所述第二时钟域是根据所述第一时钟域所产生的一时钟树,且所述第二时钟信号与所述第一时钟信号不同步。 | ||
地址 | 中国台湾新竹 |