发明名称 |
三维NOR型阵列的存储器装置 |
摘要 |
本发明公开了一种三维存储器装置。该三维存储器装置包括多个脊形的存储器单元的叠层。字线排列在存储器单元的叠层的上方。位线结构耦合至沿着存储器的叠层的多重位置。源极线结构耦合至沿着叠层的每个半导体材料条状物的多重位置。位线结构及源极线结构位于字线中相邻的字线之间。 |
申请公布号 |
CN102610615B |
申请公布日期 |
2015.05.27 |
申请号 |
CN201110189060.9 |
申请日期 |
2011.06.30 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
吕函庭 |
分类号 |
H01L27/115(2006.01)I;H01L29/423(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
宋焰琴 |
主权项 |
一种存储器装置,其特征在于,包括:一集成电路衬底;多个半导体材料条状物的叠层,从该集成电路衬底伸出,这些叠层为脊形,且这些叠层在多个平面位置中的不同平面位置包含由绝缘材料分隔的至少二个半导体材料条状物;多条字线,正交地排列在这些叠层上方;多个存储器元件,位于这些叠层及这些字线的表面之间,该存储器元件为NOR型存储器元件;多个位线结构,在沿着每个半导体条状物的多重位置耦合至半导体材料条状物的叠层;以及多个源极线结构,在沿着每个半导体条状物的多重位置耦合至半导体材料条状物的叠层,其中这些位线结构及这些源极线结构位于这些字线中的相邻的字线之间;这些字线与半导体条状物的叠层正交,而且表面必须与其共形且填充在叠层之间,以与叠层的侧壁形成接触,从而在字线和叠层中的半导体条状物侧壁之间形成存储器单元。 |
地址 |
中国台湾新竹科学工业园区力行路16号 |