| 摘要 |
1. Устройство обработки данных, содержащее:модуль кодирования, выполненный с возможностью кодирования LDPC для генерирования кода LDPC, имеющего длину кода 16200 битов и скорость кода равную 8/15, на основе матрицы проверки четности для кодов LDPC; имодуль перестановки, выполненный с возможностью осуществления замены знаковых битов в коде LDPC, кодированном с помощью модуля кодирования, символьными битами символа, соответствующего одной из 256 точек сигнала, определенных в 256QAM, при этомкод LDPC, кодированный модулем кодирования содержит информационные биты и биты четности, аматрица проверки четности содержит информационную область матрицы, соответствующую информационным битам, и область матрицы четности, соответствующую битам четности, причеминформационная область матрицы представлена таблицей исходного значения матрицы проверки, атаблица исходного значения матрицы проверки является таблицей, представляющей положения элементов "1" информационной области матрицы через интервалы 360 столбцов, и содержит32 384 430 591 1976 1296 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 71891881 1788 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 75372791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534574 2056 1826 1461 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 755414 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 74624075 4188 7313 75535145 6018 7148 75073198 4858 6983 70333170 5126 5625 69012839 6093 7071 745011 3735 54132497 5400 72382067 5172 57141889 7173 73291795 2773 34992695 2944 67353221 4625 58971690 6122 68165013 6839 73581601 6849 74152180 7389 75432121 6838 70541948 3109 5046272 1015 7464,при этом модуль перестановки выполнен с возможностью заменыбита b0 битом y2,бита b1 битом y6,бита b2 битом y1,бита b3 битом y0,бита b4 битом y7,бита b5 битом y5,бита b6 битом y3, ибита b7 битом y4,при этом восемь � |
