基于反熔丝FPGA的时间数字转换器及其温度漂移修正方法

摘要

本发明公开了基于反熔丝FPGA的高精度时间数字转换器以及其温度漂移的修正算法。基于反熔丝FPGA的时间数字转换器分为两个部分：一是用计数法进行粗时间测量，另一部分是用FPGA内部的进位级联连线实现时间内插，即用内插法实现细时间测量。在测量完成后，根据FPGA的工作环境温度结合温度漂移修正算法对细时间的测量结果进行修正，以求在大的温度变化范围内都保证时间数字转换器的测量精度。本发明的关键技术是使用在主时钟下工作的高速计数器实现粗计数测量，利用进位连线对时钟周期实现时间内插来测量细时间，标定时间数字转换器的最小测量单元(LSB)得到其随温度的变化函数关系，再根据该函数关系以及时间数字转换器的积分非线性对细时间测量结果进行修正。

主权项

一种基于反熔丝FPGA的时间数字转换器，其包括：粗时间测量单元、细时间测量单元、译码单元和数据缓存单元，上述各个单元在单片反熔丝FPGA上实现；其中所述粗时间测量单元用于测量粗精度时间数据，并输出至所述数据缓存单元进行存储；所述细时间测量单元用于测量高精度时间数据，所述译码单元用于将所测量的高精度时间数据译码后输出至所述数据缓存单元进行存储；其中，所述细时间测量单元包括级联延时线；所述级联延时线由多级延时单元构成，第一级延时单元的输入为被测信号，其它延时单元的输入为前一级延时单元的输出；每一级延时单元对应一个D触发器，在主时钟上升沿到来时，每一级延时单元的输出被与其对应的D触发器反向锁存；所述延时单元为1位加法器，其进位输入端接收被测信号，其进位输出作为下一级1位加法器的进位输入，其输出被与其对应的D触发器反向锁存；第一级加法器对应的D触发器锁存第一级加法器的进位输出后，在下一个主时钟上升沿，其锁存信号被另一D触发器反向锁存，所述锁存信号和所述反向锁存信号经与门产生读出使能信号，所述读出使能信号输出至粗时间测量单元和译码单元，所述粗时间测量单元在接收到所述读出使能信号后输出粗精度时间数据至所述数据缓存单元；所述译码单元接收到所述读出使能信号后从D触发器读出所述高精度时间数据，并将其进行译码后输出至所述数据缓存单元。