发明名称 半导体器件及其制造方法
摘要 一种半导体器件及其制造方法,抑制半导体器件的性能降低。形成场效应晶体管(Q1)的活性区域(ACT1)的宽度小于形成场效应晶体管(Q2)的活性区域(ACT2)的宽度时,场效应晶体管(Q1)的提升源极层(EP(S1))的表面的高度高于场效应晶体管(Q2)的提升源极层(EP(S2))的表面的高度。而且场效应晶体管(Q1)的提升漏极层(EP(D1))的表面的高度高于场效应晶体管(Q2)的提升漏极层(EP(D2)的表面的高度。
申请公布号 CN104659032A 申请公布日期 2015.05.27
申请号 CN201410429736.0 申请日期 2014.08.27
申请人 瑞萨电子株式会社 发明人 筱原博文;尾田秀一;岩松俊明
分类号 H01L27/11(2006.01)I;H01L21/8244(2006.01)I 主分类号 H01L27/11(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 杨宏军;李文屿
主权项 一种半导体器件,包括:(a)形成于第一活性区域的第一场效应晶体管;(b)形成于第二活性区域的第二场效应晶体管,所述第一场效应晶体管具有:(a1)在所述第一活性区域内相互分离开地形成的第一源极区域及第一漏极区域;(a2)被所述第一源极区域和所述第一漏极区域夹着的第一沟道区域;(a3)形成于所述第一沟道区域上的第一栅极绝缘膜;(a4)形成于所述第一栅极绝缘膜上的第一栅电极;(a5)形成于所述第一源极区域上的第一提升源极层;(a6)形成于所述第一漏极区域上的第一提升漏极层,所述第二场效应晶体管具有:(b1)在所述第二活性区域内相互分离开地形成的第二源极区域及第二漏极区域;(b2)被所述第二源极区域和所述第二漏极区域夹着的第二沟道区域;(b3)形成于所述第二沟道区域上的第二栅极绝缘膜;(b4)形成于所述第二栅极绝缘膜上的第二栅电极;(b5)形成于所述第二源极区域上的第二提升源极层;(b6)形成于所述第二漏极区域上的第二提升漏极层,半导体器件的特征在于,所述第一栅电极的栅宽方向上的所述第一活性区域的宽度小于所述第二栅电极的栅宽方向上的所述第二活性区域的宽度,所述第一提升源极层的表面的高度比所述第二提升源极层的表面的高度高,且所述第一提升漏极层的表面的高度比所述第二提升漏极层的表面的高度高。
地址 日本神奈川县