| 摘要 |
<p>어떤 메모리 셀들도 어서트되지 않은 상태에서 비트 라인에 나타나는 전류는, 판독이 수행되기 전의 비트 라인 프리챠지 시간 동안에 사용되어, 비트 라인과 V전위의 전력 공급부 사이에 연결된 게이트-드레인 단락 PMOS 풀업 디바이스를 바이어싱할 수 있다. 일단 프리챠지 시간이 완료되면, 드레인이 분리될 때에는, 이 PMOS 풀업 디바이스의 게이트에 연결된 커패시턴스가 결과로 얻어진 게이트-소스 전압을 "저장"하는데 사용될 수 있다. 일단 판독 동작이 시작되면, "저장된" 결과로 얻어진 게이트-소스 전압을 갖는 PMOS 풀업 디바이스의 전류와 "저장된" 결과로 얻어진 게이트-소스 전압 그 자체는 그 판독 동작 동안에 비트 라인에 연결되는 어서트된 메모리 셀의 상태를 감지하기 위한 기준들 또는 멀티-기준으로서 재사용된다.</p> |
