发明名称 隔离型NLDMOS器件及其制造方法
摘要 本发明公开了一种隔离型NLDMOS器件,将N阱104移向沟道侧,使鸟嘴位于N阱上,保证器件有较高的开态击穿电压,并在N阱下方加打一道P型注入区,使漂移区的耗尽区面积增加,关态击穿电压升高,从而能在保证器件的开态击穿电压的同时,保证器件有足够高的关态击穿电压。P型注入区长度可调节,关态击穿电压随P型注入区长度增加而增加。本发明还公开了该种隔离型NLDMOS器件的制造方法。
申请公布号 CN104659079A 申请公布日期 2015.05.27
申请号 CN201510033372.9 申请日期 2015.01.22
申请人 上海华虹宏力半导体制造有限公司 发明人 段文婷;刘冬华;钱文生
分类号 H01L29/06(2006.01)I;H01L29/78(2006.01)I;H01L21/762(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L29/06(2006.01)I
代理机构 上海浦一知识产权代理有限公司 31211 代理人 王江富
主权项 一种隔离型NLDMOS器件,其特征在于,在P型硅衬底上形成有N型深阱;在所述N型深阱左部形成有一P阱;在所述N型深阱右部形成有一N阱;所述P阱同所述N阱之间有N型深阱间隔区;P阱右部、N阱左部及P阱同N阱之间的N型深阱间隔区上方,形成有多晶硅栅;多晶硅栅同P阱右部、P阱同N阱之间的N型深阱间隔区之间,由栅氧化层隔离;多晶硅栅同N阱左部之间,从左到右依次由栅氧化层、漂移区场氧隔离;所述N阱下方的N型深阱中,形成有一P型注入区;P阱上形成有一重掺杂P型区及一重掺杂N型区;N阱右部上形成有一重掺杂N型区;P阱上的重掺杂P型区作为P阱引出端;P阱上的重掺杂N型区、N阱右部上的重掺杂N型区分别作为NLDMOS器件的源区、漏区引出端;所述N阱的N型掺杂浓度,大于N型深阱的N型掺杂浓度,并且小于重掺杂N型区的N型掺杂浓度;所述P阱的P型掺杂浓度,大于P型硅衬底的P型掺杂浓度,并且小于重掺杂P型区的P型掺杂浓度;所述P型注入区的P型掺杂浓度,大于P型硅衬底的P型掺杂浓度。
地址 201203 上海市浦东新区张江高科技园区祖冲之路1399号