发明名称 积层型半导体装置之制造方法及制造装置
摘要
申请公布号 TWI485764 申请公布日期 2015.05.21
申请号 TW101129415 申请日期 2012.08.14
申请人 东芝股份有限公司 发明人 芳村淳;大沟尚子
分类号 H01L21/304 主分类号 H01L21/304
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种积层型半导体装置之制造方法,其系自包含复数之晶片区域及切割区域之一半导体晶圆提供积层型半导体装置,且包括如下步骤:在上述半导体晶圆之电路面上形成表面保护兼接着剂层;形成通过上述表面保护兼接着剂层而使上述复数之晶片区域之上述电路面上之各电极焊垫及上述切割区域露出之开口部;将上述半导体晶圆分割(partitioning)为复数之个别(individual)晶片,该等个别晶片包括第1及第2半导体晶片;将上述半导体晶圆之非电路面安置在一支持片上;保持上述第1半导体晶片于一吸着夹头,且从上述支持片移开上述第1半导体晶片,将上述第1半导体晶片置于一接收基材(receiving substrate)之一接着剂层上,且加热上述接收基材来将上述第1半导体晶片接着至上述接收基材;及保持上述第2半导体晶片于上述吸着夹头,且从上述支持片移开上述第2半导体晶片,将上述第2半导体晶片直接置于上述第1半导体晶片之上述表面保护兼接着剂层上,且将上述第1半导体晶片接着至上述第2半导体晶片;其中上述吸着夹头包含一吸着面,该吸着面对上述表面保 护兼接着剂层之密着力低于上述第1半导体晶片及上述第2半导体晶片间之密着力。
地址 日本