三维堆叠封装芯片中的电感及其制备方法

摘要

本发明揭示了一种三维堆叠封装芯片中的电感，包括：第一晶圆，包括第一电感；第二晶圆，包括第二电感；所述第一晶圆与所述第二晶圆键合在一起，所述第一电感和第二电感串联。本发明同时提高一种上述电感的制备方法。在上述电感中，所述第一电感和第二电感串联起来，在不增加芯片平面面积的同时，增加电感的电感值。

主权项

一种三维堆叠封装芯片中的电感，包括：第一晶圆，包括第一衬底以及位于所述第一衬底一侧的第一电介质层，所述第一电介质层内形成有一第一电感，所述第一电介质层背离所述第一衬底的一侧设置有第一导电塞，所述第一导电塞连接所述第一电感；第二晶圆，包括第二衬底以及位于所述第二衬底一侧的第二电介质层，所述第二电介质层内形成有一第二电感，所述第二电介质层背离所述第二衬底的一侧设置有第二导电塞，所述第二导电塞连接所述第二电感；所述第一晶圆与所述第二晶圆键合在一起，其中，所述第一电介质层背离所述第一衬底的一侧与所述第二电介质层背离所述第二衬底的一侧相键合，所述第一导电塞连接所述第二导电塞。