存储器的测试电路及测试方法

摘要

本发明提出了一种存储器的测试电路及测试方法，在待测存储器内重新设计包括设有译码电路的存储器内建自测电路和包含编码电路、数字输入输出、高压模拟电压输入输出及电流输入输出多功能VPPIO输入输出接口的测试电路，复用芯片内部固有的振荡器模块提供测试时钟信号，VPPIO输入输出接口模块用于将来自单个测试通道的串行输入激励通过存储器内建自测电路转化为内部存储器可以识别的并行信号和模拟电压电流信号，从而对待测存储器进行相应的测试，实现了一个测试通道测试一个待测存储器完整功能的目的，提高了测试机台平行测试晶圆上待测存储器的个数，减少单片晶圆的测试时间，降低测试成本。

主权项

一种存储器的测试电路，用于对待测存储器进行测试，其特征在于，包括：存储器内建自测电路、VPPIO输入输出模块和芯片内部固有时钟电路；其中，所述时钟电路与所述存储器内建自测电路的时钟接口相连，所述待测存储器与所述存储器内建自测电路的数据接口、地址接口及控制接口相连，所述待测存储器的模拟电压输入输出接口与所述VPPIO输入输出模块的VPPIO模拟接口相连，所述存储器内建自测电路的输入接口和输出接口分别与所述VPPIO输入输出模块的数字输入接口和数字输出接口相连；所述VPPIO输入输出模块包括编码电路，用于对来自测试通道中的输入激励进行编码；所述内建自测电路设有译码电路，对来自测试通道或VPPIO输入输出模块中的输入激励进行译码。