一种基于FPGA的扩展多串口装置及其数据收发方法

摘要

本发明公开了一种基于FPGA的扩展多串口装置，采用现场可编程门阵列FPGA通过数据总线连接DSP实现串口的扩展，包括控制器，至少一个串口模块，以及连接控制器与串口模块的缓存模块，其中串口模块包括波特率发生器子模块，串口接收子模块和串口发送子模块。本发明还公开了基于FPGA的扩展多串口装置的数据收发方法，当串口模块接收收据后，将串行数据转换为并行数据输入到缓存模块，当缓存模块半满时，产生半满标志位和中断信号，触发DSP读取数据，当有数据发送时，DSP直接将数据写入缓存模块，串口模块从缓存模块读取数据，转换为串行数据发送。本发明扩展的各个串口全双工收发互不影响，串口个数可以自行定制，DSP上只需一个中断源进行多串口扩展。

主权项

一种基于FPGA的扩展多串口装置的数据收发方法，所述的扩展多串口装置采用现场可编程门阵列FPGA通过数据总线连接数字处理器DSP实现串口的扩展，包括控制器，至少一个串口模块，每个串口模块对应一个缓存模块，并通过对应的缓存模块与所述控制器连接；所述的数据收发方法用于采用FPGA通过数据总线连接DSP实现多串口数据的收发，其特征在于，包括步骤：(1)进行数据接收时，串口模块接收外部串行数据的输入，将串行数据转换为并行数据写入缓存模块；当缓存模块半满时，通知控制器产生半满标志位标识所述缓存模块为半满状态；DSP查询缓存模块的半满标志位，通过数据总线从具有半满标志位的缓存模块读取数据，直到该缓存模块为空；(2)当进行数据发送时，DSP通过数据总线将数据写入缓存模块，缓存模块立即将并行数据读出到串口模块，串口模块将并行数据转换为串行数据发送。