发明名称 METHOD AND SYSTEM FOR REDUCING COMMON MODE SIGNAL GENERATION WITHIN A PLUG/JACK CONNECTION
摘要 <p>플러그 및 이러한 플러그가 삽입된 잭을 포함하는 통신 커넥터가 기술되어 있다. 플러그는 긴 트위스트 페어 통신 케이블을 단말처리한다. 잭은 케이블내의 와이어에 접속하기 위한 인터페이스 콘택트를 지지하는 슬레드, 이러한 콘택트에 접속하는 리지드 회로 보드, 및 플러그 인터페이스 콘택트에 접촉하는 플렉스 보드를 포함한다. 잭은 또한, 와이어 페이로부터의 신호를 전달하는 트레이스 사이에, 슬레드, 리지드 회로 보드 및/또는 플렉스 보드내에 커패시턴스 값을 더하여, 이상 신호 사이의 플러그에 의해 생성된 크로스토크를 상쇄하는 동상 신호를 갖고, 각 트레이스 사이에 더해진 커패시턴스 값이 거의 동일하도록 함으로써, 케이블의 와이어 페어 사이의 크로스토크를 보상하는 회로를 포함한다. 이러한 보상은 차동-공통 모드 신호 변환을 최소화하도록 실행된다.</p>
申请公布号 KR101521815(B1) 申请公布日期 2015.05.20
申请号 KR20107014116 申请日期 2008.12.18
申请人 发明人
分类号 H01R13/646;H01R13/66;H01R24/58 主分类号 H01R13/646
代理机构 代理人
主权项
地址