半导体器件

摘要

本发明涉及一种半导体器件。过去存在不能够防止产生在信号DQS和DQSB之间的差的高阻抗状态的问题。通过本发明，第一比较器电路在将输入端子耦合到端子电位之后并且从两个信号的前导的开始时刻之前起输出表示DQS和DQSB之间的差的信号DQSIN。第二比较器电路将DQS或者DQSB的电平与基准电压Vref进行比较并且输出表示比较结果的信号ODT_DET。门电路在掩蔽状态下通过信号EW掩蔽信号DQSIN。控制电路基于ODT_DET识别前导的开始时刻，并且在前导的开始之前将信号EW设置为掩蔽状态并且从前导的开始时刻起将信号EW设置为去掩蔽状态。

主权项

一种包含数据选通接收电路的半导体器件，其包括：终端电路，所述终端电路从在数据选通信号和反相数据选通信号的前导的开始时刻之前起，将接收从存储器输出的所述数据选通信号和所述反相数据选通信号的输入端子耦合到端子电位；第一比较器电路，在所述输入端子被耦合到所述端子电位之后，所述第一比较器电路从所述前导的开始时刻之前起输出所述数据选通信号和所述反相数据选通信号之间的差；第二比较器电路，所述第二比较器电路将所述数据选通信号或者所述反相数据选通信号的电平与基准电压进行比较，以使得输出表示比较结果的信号；门电路，所述门电路通过掩蔽信号来掩蔽所述第一比较器电路的输出信号；以及控制电路，所述控制电路控制所述掩蔽信号的电平变化，其中，所述控制电路基于所述第二比较器电路的输出信号来识别所述前导的开始时刻，所述控制电路进一步地在所述前导的开始之前将所述掩蔽信号设置为掩蔽状态并且从所述前导的开始时刻起将所述掩蔽信号设置为去掩蔽状态。