发明名称 |
基于应用存储器的FPGA芯片配置结构和配置方法 |
摘要 |
本发明涉及一种基于应用存储器的FPGA芯片配置结构和配置方法,所述结构包括:主控制器,接收外部串行发送的多组比特流文件,并对比特流文件依次进行解析生成串行的多组比特流配置信息;多路复用器,接收应用存储器选择信号和写信号,当写信号有效时,将当前一组比特流配置信息根据应用存储器选择信号进行发送;多个应用存储器,每个应用存储器接收并存储多路复用器根据应用存储器选择信号发送的相应的一组比特流配置信息;多路解复用器,接收应用存储器选择信号和读信号,当读信号有效时,根据应用存储器选择信号从相应的应用存储器中读取存储的比特流配置信息并发送至配置链组;配置链组,包括多个配置链,根据比特流配置信息同时启动配置。 |
申请公布号 |
CN104636151A |
申请公布日期 |
2015.05.20 |
申请号 |
CN201310544775.0 |
申请日期 |
2013.11.06 |
申请人 |
京微雅格(北京)科技有限公司 |
发明人 |
何轲;刘明 |
分类号 |
G06F9/445(2006.01)I |
主分类号 |
G06F9/445(2006.01)I |
代理机构 |
北京亿腾知识产权代理事务所 11309 |
代理人 |
陈霁 |
主权项 |
一种基于应用存储器的FPGA芯片配置结构,其特征在于,所述结构包括:主控制器,接收外部串行发送的多组比特流文件,并对所述比特流文件依次进行解析,生成串行的多组比特流配置信息;多路复用器,接收应用存储器选择信号和写信号,当所述写信号有效时,将当前一组比特流配置信息根据所述应用存储器选择信号发送给相应的应用存储器;多个应用存储器,每个应用存储器接收并存储所述多路复用器根据所述应用存储器选择信号发送的相应的一组比特流配置信息;多路解复用器,所述多路解复用器接收应用存储器选择信号和读信号,当所述读信号有效时,根据所述应用存储器选择信号从相应的应用存储器中读取存储的比特流配置信息,并发送至配置链组;配置链组,包括多个配置链,所述多个配置链根据所述比特流配置信息同时启动配置。 |
地址 |
100083 北京市海淀区学院路30号天工大厦B座20层 |