发明名称 |
数字脉冲电源同步定时触发系统 |
摘要 |
本发明涉及用于实现多台数字脉冲电源远程同步定时触发控制的一种数字脉冲电源同步定时触发系统。其特点在于包括与控制计算机互联的以现场可编程门阵列FPGA为硬件的触发源服务器,触发源服务器与一级扇出器相连,一级扇出器分别与多路无时间差的二级扇出器对应相连,二级扇出器与数字脉冲电源模块相连。该系统能实现离子加速器数字脉冲电源或相关工业领域多台数字脉冲电源按照设定的时间序列同步启动或者分组定时同步启动控制,满足了相关领域数字脉冲电源在远程控制方式下灵活定时同步启动的要求。 |
申请公布号 |
CN103064328B |
申请公布日期 |
2015.05.20 |
申请号 |
CN201210571715.3 |
申请日期 |
2012.12.15 |
申请人 |
中国科学院近代物理研究所 |
发明人 |
赵江;陈又新;原有进;高大庆;王荣坤;闫怀海;周忠祖;吴凤军;黄玉珍;燕宏斌;冯秀明;张华剑;高亚林 |
分类号 |
G05B19/042(2006.01)I |
主分类号 |
G05B19/042(2006.01)I |
代理机构 |
兰州振华专利代理有限责任公司 62102 |
代理人 |
张真 |
主权项 |
一种数字脉冲电源同步定时触发系统,其特征在于包括与控制计算机互联的以现场可编程门阵列FPGA为硬件的触发源服务器,触发源服务器与一级扇出器相连,一级扇出器分别与多路无时间差的二级扇出器对应相连,二级扇出器与数字脉冲电源模块相连;所述的以现场可编程门阵列FPGA为硬件的触发源服务器内部包括NIOSII内核,触发模块和网络芯片控制器与NIOSII内核互联,时钟模块与NIOSII内核相连,RAM控制器和外部FLASH控制器互联并与NIOSII内核相连;触发模块包括逻辑控制单元,逻辑控制单元通过Avalon总线与双口延时RAM和双口事件RAM相连,时钟模块通过定时器与逻辑控制单元相连,逻辑控制单元与串行移位器相连;所述的一级扇出器和二级扇出器为串行光信号扇出器,其包括复杂可编程逻辑器件CPLD硬件模块和与复杂可编程逻辑器件CPLD相连的光接收器和供电模块,复杂可编程逻辑器件CPLD和供电模块与16路光驱动器相连,16路光驱动器与16路光发送器相连。 |
地址 |
730000 甘肃省兰州市南昌路363号科技处 |