一种声纳听觉指示电路

摘要

本发明公开了一种声纳听觉指示电路。声纳听觉指示电路接收回声信号处理计算机总线(PCI/CPCI、MULITIBUS、ISA)数据，然后通过三线制时钟数据同步总线把数据输出至低速DA数模转换器件，数模转换后输出，供听觉指示使用。该电路回声听觉指示信号高精度，支持32位数字信号，并可以扩展；输出更新频率用户可调节，支持12K、16K、32K等用户任意定义非标特殊频率。电路结构简单，接口适用性强，能够同时兼容PCI/CPCI、MULITIBUS、ISA总线。该电路可用于声纳听觉指示装置中，同时也可用于音频输出、任意波形发生器、DA模拟输出、IO设备编程等电子产品设计中。

主权项

一种声纳听觉指示电路，其特征在于：包括高速计算机总线接口电路、FIFO存储器、低速三线制时钟数据同步总线电路、双通道DA电路、时钟电路、晶振电路；其中高速计算机总线接口电路、FIFO存储器、低速三线制时钟数据同步总线电路、双通道DA电路，四者依次连接；时钟电路与低速三线制时钟数据同步总线电路、FIFO存储器连接，晶振电路与时钟电路连接，外部复位信号与低速三线制时钟数据同步总线电路相连；高速计算机总线接口电路接收外部高速计算机总线数据，然后把数据写入FIFO存储器中；FIFO存储器为双端口FIFO存储器，端口1用于高速计算机总线接口电路写入数据，端口2用于低速三线制时钟数据同步总线电路读取数据；低速三线制时钟数据同步总线电路从FIFO存储器中读取数据，转换为低速三线制时钟数据同步总线操作，写入双通道DA电路；双通道DA电路进行数模转换，对外输出；时钟电路为低速三线制时钟数据同步总线电路、FIFO存储器提供操作时钟信号；晶振电路为时钟电路提供时钟信号。