一种形成半导体通孔的方法

摘要

本发明涉及半导体集成电路的制造领域，尤其涉及一种形成半导体通孔的方法。本发明提出一种形成半导体通孔的方法，通过量测对比硬掩膜上对应通孔位置的关键尺寸与工艺需求的关键尺寸大小，并根据该量测结果采用保型沉积硬掩膜或刻蚀工艺来调整硬掩膜上对应通孔位置的关键尺寸，以使其符合工艺需求，不仅降低了工艺成本，还提高了生产能力。

主权项

一种形成半导体通孔的方法，其特征在于，包括以下步骤：步骤S1：在一硅衬底的上表面上制备一与通孔对应的图形化硬掩膜，量测通孔对应位置图形化硬掩膜上的关键尺寸；若所述关键尺寸大于工艺需求关键尺寸，则进行步骤S2；若所述关键尺寸小于于工艺需求关键尺寸，则进行步骤S4；若所述关键尺寸等于工艺需求关键尺寸，则进行步骤S5；步骤S2：沉积硬掩膜薄膜保型覆盖所述图形化硬掩膜；步骤S3：量测通孔对应位置硬掩膜上的关键尺寸；若所述关键尺寸大于工艺需求，则重复步骤S2；若所述关键尺寸小于工艺需求的关键尺寸，则进行步骤S4；若所述关键尺寸等于工艺需求的关键尺寸，则进行步骤S5；步骤S4：采用刻蚀工艺刻蚀去除多余的硬掩膜，使得通孔图形的关键尺寸等于工艺需求的关键尺寸；步骤S5：以具有符合工艺需求关键尺寸通孔图形的硬掩膜为掩膜，刻蚀硅衬底，形成通孔后，去除剩余的硬掩膜，所述通孔将各个电路以及各层电路连接起来；其中，采用SiCoNi刻蚀工艺进行所述步骤S4中的刻蚀。