核形成の抑制を伴うタングステンによるフィーチャ充填

摘要

タングステン核形成の抑制を伴って、タングステンによりフィーチャを充填する方法、ならびに関連するシステムおよび装置について、本明細書で記載する。いくつかの実施形態において、本方法は、フィーチャのプロファイルに沿った選択的抑制を伴う。タングステン核形成を選択的に抑制する方法は、フィーチャをダイレクトプラズマまたはリモートプラズマに暴露することを含み得る。一部の実施形態では、選択的抑制の際に、基板にバイアスを印加することができる。バイアス電力、暴露時間、プラズマ電力、処理圧力、およびプラズマケミストリを含むプロセスパラメータを用いて、抑制プロファイルを調整することができる。本明細書に記載の方法は、タングステンビアにおけるような垂直フィーチャ、および垂直ＮＡＮＤ（ＶＮＡＮＤ）ワードラインのような水平フィーチャ、を充填するために用いることができる。本方法は、コンフォーマル充填と、ボトムアップ／インサイドアウト充填の両方に用いることができる。適用例として、ロジックおよびメモリのコンタクト充填、ＤＲＡＭ埋め込みワードライン充填、垂直集積メモリゲート／ワードライン充填、シリコン貫通ビアを用いた３Ｄ集積、が含まれる。【選択図】図５