半导体记忆装置及记忆体系统

摘要

本发明之实施形态提供一种能以低电压，且不降低可靠性下进行资料读出之半导体记忆装置及记忆体系统。;实施形态之半导体记忆装置包括：记忆体串，其包含记忆单元；位元线，其与记忆体串之一端电性连接；及感测放大器，其与位元线电性连接且进行感测。感测放大器具有：第1电晶体，其系一端连接于位元线之电流路径上之第1节点，且另一端与第2节点电性连接；第2电晶体，其电性连接于第2节点与感测节点之间；及第3电晶体，其电性连接于第2节点与可调整电压之第3节点之间，且闸极连接于第1节点。