基于FPGA的Izhikevich神经元网络同步放电仿真平台

摘要

本发明提供一种基于FPGA的Izhikevich神经元网络同步放电仿真平台，该仿真平台包括有相互连接的FPGA神经元网络计算处理器和上位机，其中FPGA神经元网络计算处理器包括有FPGA芯片、片外存储器阵列、以太网通讯模块，FPGA芯片接收片外存储器阵列输出的上位机控制信号，并接收由片外存储器阵列输出的突触前膜电位信号；上位机通过VB编程实现人机操作界面并通过以太网通讯模块与FPGA芯片及片外存储器阵列进行通讯，在FPGA芯片上通过Verilog HDL语言编程搭建神经元网络模型。有益效果是作为生物神经网络的无动物实验、基于高速运算的FPGA神经元网络实验平台，实现了对现象型和生理型神经元模型的硬件建模，并且能够达到在时间尺度上与真实生物神经元的一致。

主权项

一种基于FPGA的Izhikevich神经元网络同步放电仿真平台，其特征是：该仿真平台包括有相互连接的FPGA神经元网络计算处理器(1)和上位机(2)，其中FPGA神经元网络计算处理器(1)包括有FPGA芯片(3)、片外存储器阵列(4)、以太网通讯模块(5)，所述FPGA芯片(3)接收片外存储器阵列(4)输出的上位机控制信号，并接收由片外存储器阵列(4)输出的突触前膜电位信号；上位机(2)通过VB编程实现人机操作界面(7)并通过以太网通讯模块(5)与FPGA芯片(3)及片外存储器阵列(4)进行通讯，在FPGA芯片(3)上通过Verilog HDL语言编程搭建神经元网络模型(8)；神经元网络模型(8)采用神经元计算模块(6)与突触计算模块(12)耦合得出，神经元模型计算模块(6)，突触计算模块(12)，网络规模复用器(33)以及界面复用器(34)均采用VHDL语言编程，并编译下载到FPGA芯片(3)中，上位机(2)通过VB编程实现人机操作界面(7)并通过以太网通讯模块(5)与FPGA芯片(3)及片外存储器阵列(4)进行通讯；所述人机操作界面(7)输入的信号通过以太网通讯模块(5)传到FPGA芯片(3)中，实现对FPGA计算模块参数的配置与计算的控制，Izhikevich神经元模型(25)通过神经元计算模块(6)计算产生的膜电位信号(9)与网络动态特性信息(10)通过以太网通讯模块(5)传输到人机操作界面(7)中进行网络特性显示与数据分析处理操作，同时膜电位信号(9)和网络动态特性信息(10)存储到神经元网络信息存储SDRAM(35)中，突触计算模块(12)由并行的M块突触电流模块(26)组成，每个突触电流模块(26)接收突触前膜电位信号(24)进行常微分方程计算，神经元计算模块(6)接收参数传输总线(23)传输数据进行参数配置；人机操作界面(7)负责配置上位机控制信号(28)，上位机控制信号(28)包括网络规模控制信号(29)、界面切换信号(30)、界面2参数信号(31)、界面3参数信号(32)，网络规模复用器(33)接收网络规模控制信号(29)，并对神经元网络模型(8)进行网络规模配置，界面复用器(34)接收界面切换信号(30)进行界面选择。