| 发明名称 | 相关时序架构 | ||
| 摘要 | 公开了一种用于使用相关计时模块生成相关时序架构的技术。在一个实例中，被实现用于钟控工具流程的电子设计自动化(EDA)工具可以包括：计算机电路，该计算机电路被配置成：使用相关计时模块生成硬件描述语言(HDL)集成电路(IC)架构；将相关时序约束映射到相关计时模块的相关计时实例；以及生成用于每个相关时序约束的时序目标。 | ||
| 申请公布号 | CN104620242A | 申请公布日期 | 2015.05.13 |
| 申请号 | CN201380046641.4 | 申请日期 | 2013.07.18 |
| 申请人 | 犹他大学研究基金会 | 发明人 | 肯尼斯·S·史蒂文斯 |
| 分类号 | G06F17/50(2006.01)I | 主分类号 | G06F17/50(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 李宝泉;周亚荣 |
| 主权项 | 一种用于钟控工具流程的电子设计自动化(EDA)工具，所述电子设计自动化(EDA)工具被配置用于使用相关计时模块生成相关时序架构，具有计算机电路，所述计算机电路被配置成：使用所述相关计时模块来生成硬件描述语言(HDL)集成电路(IC)架构；将相关时序约束(RTC)映射到所述相关计时模块的相关计时实例；以及生成用于每个相关时序约束的时序目标。 | ||
| 地址 | 美国犹他州 | ||