发明名称 | 一种自动检测LVDS信号通道数的装置 | ||
摘要 | 本实用新型公开一种自动检测LVDS信号通道数的装置,包括:依次电连接的多通道LVDS信号输入端子、Buffer电路、FPGA模块、电阻网络、多通道LVDS信号输出端子、待测显示屏,FPGA模块上还连接一结果显示屏;FPGA模块产生一组扫描检测时序信号,通过数据线传输至电阻网络,再传输给多通道LVDS信号输出端子,多通道LVDS信号输出端子通过数据线将扫描检测时序信号传输给待测显示屏,待测显示屏会返回一组时序信号,依次通过多通道LVDS信号输出端子、电阻网络,再通过FPGA模块进行接收,FPGA模块会根据返回的时序信号进行逻辑分析和判断,然后再通过数据线将分析的结果分别发送给结果显示屏。 | ||
申请公布号 | CN204334563U | 申请公布日期 | 2015.05.13 |
申请号 | CN201420815235.1 | 申请日期 | 2014.12.22 |
申请人 | 苏州工业园区海的机电科技有限公司 | 发明人 | 王公淼;金军 |
分类号 | H04B3/46(2015.01)I | 主分类号 | H04B3/46(2015.01)I |
代理机构 | 代理人 | ||
主权项 | 一种自动检测LVDS信号通道数的装置,其特征在于,包括:依次电连接的多通道LVDS信号输入端子、Buffer电路、FPGA模块、电阻网络、多通道LVDS信号输出端子、待测显示屏,所述FPGA模块上还连接一结果显示屏;所述FPGA模块产生一组扫描检测时序信号,通过数据线传输至电阻网络,再传输给多通道LVDS信号输出端子,所述多通道LVDS信号输出端子通过数据线将所述扫描检测时序信号传输给待测显示屏,所述待测显示屏会返回一组时序信号,依次通过多通道LVDS信号输出端子、电阻网络,再通过FPGA模块进行接收,所述FPGA模块会根据返回的时序信号进行逻辑分析和判断,然后再通过数据线将分析的结果分别发送给结果显示屏,所述显示屏用于对分析结果和故障情况进行显示。 | ||
地址 | 215000 江苏省苏州市工业园区唯文路18号 |