发明名称 |
一种DLL延时链 |
摘要 |
本实用新型提供一种DLL延时链,该DLL延时链有效地减小了延时锁相环占空比失真的问题。该DLL延时链使用时钟差分信号的传输取代之前单端信号的传输,单端信号传输由于受PMOS和NMOS比例不匹配、器件特性随工艺的漂移、负载受版图匹配的影响等原因,势必会出现占空比的失真,而差分信号传输,以上原因所引起的占空比失真在差分路径会同时出现并抵消。DLL延时链(延迟单元电路)由于差分结构和正反馈的作用,实际是上升沿、下降沿同时作用的结果,所以同时起到对时钟占空比不断调整的作用。 |
申请公布号 |
CN204334542U |
申请公布日期 |
2015.05.13 |
申请号 |
CN201420432480.4 |
申请日期 |
2014.08.01 |
申请人 |
西安华芯半导体有限公司 |
发明人 |
郭晓锋;亚历山大 |
分类号 |
H03L7/08(2006.01)I |
主分类号 |
H03L7/08(2006.01)I |
代理机构 |
西安智邦专利商标代理有限公司 61211 |
代理人 |
杨引雪 |
主权项 |
一种DLL延时链,其特征在于:包括串联的若干个延时单元,所述延时单元是差分电路,各差分电路均包括两个输入端和两个输出端;所述差分电路中,前级差分电路的两个输出端与下级差分电路的两个输入端交叉连接。 |
地址 |
710055 陕西省西安市高新6路38号腾飞创新中心A座4层 |