| 主权项 |
低压差线性稳压电路，包括启动电路、输出驱动电路、误差放大电路、采样反馈电路和调整管，其特征在于，所述启动电路包括第一电阻、第一NPN管、第二NPN管、第二电阻和第三NPN管，所述输出驱动电路包括第一电容、第一PMOS管、第二PMOS管、第三电阻、第四电阻、第三PMOS管和第四NPN管，所述误差放大电路包括第四PMOS管、第五NPN管、第五PMOS管、第六NPN管、第五电阻、第七NPN管、第六电阻、第七电阻和第八NPN管，所述采样反馈电路包括第八电阻和第九电阻：所述第一电阻的一端输入电压信号，另一端接所述第一NPN管的基极和集电极和所述第三NPN管的基极；所述第一NPN管的基极接集电极和所述第一电阻的一端和所述第三NPN管的基极，发射极接所述第二NPN管的基极和集电极；所述第二NPN管的基极接集电极和所述第一NPN管的发射极，发射极接地；所述第二电阻的一端接输入电压信号，另一端接第三NPN管的集电极和所述调整管和所述输出驱动电路；所述第三NPN管的基极接所述第一电阻的一端和所述第一NPN管的基极和集电极，集电极接所述第二电阻的一端和所述调整管和所述输出驱动电路；所述第一电容的一端接所述第二电阻的一端和所述第三NPN管的集电极和所述调整管，另一端接所述第一PMOS管的漏极；所述第一PMOS管的栅极接所述第三PMOS管的漏极和所述第四NPN管的集电极，漏极接所述第一电容的一端，源极接输出电压信号；所述第二PMOS管的栅极和所述误差放大电路的输出，漏极接所述第三NPN管的发射极和所述第三电阻的一端，源极接输出电压信号；所述第三电阻的一端接所述第三NPN管的发射极和所述第二PMOS管的漏极，另一端接所述第四电阻的一端和所述第四NPN管的基极；所述第四电阻的一端接所述第三电阻的一端和所述第四NPN管的基极，另一端接地；所述第三PMOS管的栅极接所述误差放大电路的偏置，漏极接所述第一PMOS管的栅极和所述第四NPN管的集电极，源极接输出电压信号；所述第四NPN管的基极接所述第三电阻的一端和所述第四电阻的一端，集电极接所述第一PMOS管的栅极和所述第三PMOS管的漏极；所述第四PMOS管的栅极接所述第三PMOS管的栅极和所述第五PMOS管的栅极和漏极，漏极接所述第二PMOS管的栅极和所述第五NPN管的集电极，源极接输出电压信号；所述第五NPN管的基极接所述第五电阻的一端和所述第七NPN管的集电极，集电极接所述第二PMOS管的栅极和所述第四PMOS管的漏极，发射极接地；所述第五PMOS管的栅极接漏极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和所述第六NPN管的集电极，源极输出电压信号；所述第六NPN管的基极接所述采样反馈电路，集电极接所述第五PMOS管的栅极和漏极和所述第三PMOS管的栅极和所述第四PMOS管的栅极，发射极接所述第五电阻的一端和所述第七电阻的一端；所述第五电阻的一端接所述第六NPN管的发射极和所述第七电阻的一端，另一端接所述第五NPN管的基极和所述第七NPN管的集电极；所述第七NPN管的基极接所述第八NPN管的基极和集电极和所述第七电阻的一端，集电极接所述第五NPN管的基极和所述第五电阻的一端，发射极接所述第六电阻的一端；所述第六电阻的一端接所述第七NPN管的发射极，另一端接地；所述第七电阻的一端接所述第五电阻的一端和所述第六NPN管的发射极，另一端接所述第七NPN管的基极和所述第八NPN管的基极和集电极；所述第八NPN管的基极接集电极和所述第七NPN管的基极和所述第七电阻的一端，发射极接地；所述第八电阻的一端接输出电压信号，另一端接所述第六NPN管的基极和所述第九电阻的一端；所述第九电阻的一端接所述第八电阻的一端和所述第六NPN管的基极，另一端接地。 |
