发明名称 |
减低漏电的字线电荷保护电路 |
摘要 |
描述一种制造字线保护结构的方法以及系统。如所述,该字线保护结构包括多晶硅结构,形成于邻近存储器核心区域。该多晶硅结构包括位于该多晶硅结构核心侧的第一掺杂区域以及位于该多晶硅结构脊柱侧的第二掺杂区域。一未掺杂区域位于该第一及第二掺杂区域之间。一传导层形成在该多晶硅结构的顶端上,并设置使得该传导层不是在该第一掺杂区域及该未掺杂区域之间的转变界线(transition),就是在该第二掺杂区域及该未掺杂区域之间的转变界线,未与该未掺杂区域接触。 |
申请公布号 |
CN104620382A |
申请公布日期 |
2015.05.13 |
申请号 |
CN201380047005.3 |
申请日期 |
2013.07.08 |
申请人 |
斯班逊有限公司 |
发明人 |
B·M·戴维斯;M·W·伦道夫;S-Y·钟;H·希莱瓦 |
分类号 |
H01L27/04(2006.01)I;H01L27/115(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L27/04(2006.01)I |
代理机构 |
北京戈程知识产权代理有限公司 11314 |
代理人 |
程伟;王锦阳 |
主权项 |
一种制造用于闪存单元的字线结构的方法,该方法包括:形成多晶硅结构邻近于核心区域;掺杂该多晶硅结构于邻近该核心区域的第一区域中以及于邻近脊柱区域的第二区域中;留下未掺杂区域介于该第一以及第二区域之间,该未掺杂区域具有第一末端与该第一区域接触以及第二末端与该第二区域接触;以及形成传导层在该多晶硅结构的顶端上,其中,设置该传导层使得该传导层并未接触该第一末端以及第二末端的至少其中之一。 |
地址 |
美国加利福尼亚州 |