| 主权项 |
一种沟渠式MOS整流元件的制造方法，至少包含以下步骤：提供一n+半导体基板具有一n-磊晶层形成于其上；形成一绝缘层于该n-磊晶层上；定义并蚀刻该绝缘层以形成复数个主动区沟渠；去除该绝缘层；以热氧化制程形成一第一氧化层于所有沟渠底、侧壁及平台上，以做为沟渠闸极氧化层；沈积一导电性杂质掺杂之多晶矽层以填补该些沟渠；施以非等向蚀刻之回蚀制程以去除平台上的该多晶矽层，以该些平台上的该第一氧化层为蚀刻终止层；移除该第一氧化层；以热氧化制程再形成一平面闸极氧化层于蚀刻后的表面上；沈积一第二导电性杂质掺杂之多晶矽层于所有裸露的表面上；形成一光阻图案于主动区上，该光阻图案定义源极区及沟渠式MOS平面闸极，该源极及该平面闸极区预地区位于该些主动区沟渠之间的该n-磊晶层的平台内；施以蚀刻技术以移除未被该光阻图案罩幕之第二多晶矽层以形成沟渠式MOS平面闸极及源极预定区；施以离子布植布植p型导电性杂质于该些源极区预定区及未被罩幕之沟渠多晶矽层上，以该光阻图案为罩幕；移除未被该光阻图案罩幕之该平面闸极氧化层；
去除该光阻图案；施以退火制程以活化该些掺杂离子；移除未被该平面闸极罩幕之该平面闸极氧化层；施以自对准金属矽化层技术，以形成金属矽化层于裸露的所有多晶矽层及平台上；形成顶部金属层于所有裸露的表面上；以光阻图案及蚀刻技术定义金属垫，以作为该沟渠式沟渠式MOS的阳极；施以该n+半导体基板背面研磨以研磨至预定厚度的n+半导体基板；形成一金属层于该n+半导体基板背面，以做为n+半导体基板阴极。 |
