发明名称 半导体装置及其制造方法
摘要
申请公布号 TWI484554 申请公布日期 2015.05.11
申请号 TW098119252 申请日期 2009.06.09
申请人 瑞萨电子股份有限公司 发明人 福井胜一;森本昇;西冈康隆;泉谷淳子;石井敦司
分类号 H01L21/31;H01L21/768;H01L21/28 主分类号 H01L21/31
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种半导体装置之制造方法,系包括以下步骤:在包含有主表面之半导体基板上,形成彼此隔以间隔之第一闸极电极及第二闸极电极;在前述半导体基板上,藉由热化学性气相生长法及涂布法之至少任何一个,而在前述第一闸极电极与前述第二闸极电极之间的区域,以比前述第一闸极电极及前述第二闸极电极之高度高的态样形成第一层间绝缘膜;在前述第一层间绝缘膜上,藉由电浆化学气相生长法而形成第二层间绝缘膜;形成贯穿前述第二层间绝缘膜及前述第一层间绝缘膜,而电性连接于前述半导体基板之第一插塞电极;以覆盖前述第一插塞电极之方式,而在前述第二层间绝缘膜上,藉由电浆化学气相生长法而形成包含有特定之介电常数的第三层间绝缘膜;藉由在前述第三层间绝缘膜中实施蚀刻,而形成露出前述第二层间绝缘膜及前述第一插塞电极的配线沟;及藉由在前述配线沟内形成配线,而经由前述第一插塞电极电性连接前述配线与前述半导体基板;其中形成前述第三层间绝缘膜之步骤,系形成矽氧化碳化(SiOC)膜或矽氧化氟化(SiOF)膜作为前述第三层间绝缘膜。
地址 日本