| 摘要 |
<p>プロセッサ（２０）は、クロック分配回路に含まれる第１バッファによって分配されるクロック信号が入力される順序回路を追加する際に第１バッファに複数の他の順序回路が接続されている場合、メモリ（１０）に格納された物理設計データに基づき、追加される順序回路と第１バッファとの距離が、第１バッファから複数の他の順序回路までの距離の最大値と最小値との間にあるか否かを判定し、判定の結果、追加される順序回路と第１バッファとの距離が前記最大値と前記最小値との間にある場合、追加される順序回路に対し、第１バッファから供給するクロック信号の配線処理を行なう。これにより、物理設計完了後にクロックツリーに変更が生じた場合にクロックツリーを簡便な手法で修正することが可能になる。</p> |
