| 摘要 |
<p>縦型トランジスタＳＧＴで構成されたＬｏａｄｌｅｓｓ４Ｔ−ＳＲＡＭにおいて、小さいＳＲＡＭセル面積を実現する。４個のＭＯＳトランジスタを用いて構成されたスタティック型メモリセルにおいて、前記ＭＯＳトランジスタはＳＯＩ基板上に形成されたドレイン、ゲート、ソースが垂直方向に配置されたＳＧＴであり、アクセストランジスタのゲートをワードラインとして横方向に隣接する複数のセルで共通化し、ワードラインへのコンタクトを複数のセルごとに１個形成することにより、非常に小さいメモリセル面積を持つＣＭＯＳ型Ｌｏａｄｌｅｓｓ４Ｔ−ＳＲＡＭを実現することができる。</p> |
