发明名称 阵列基板及其制作方法、显示装置
摘要 本发明公开了一种阵列基板及其制作方法、显示装置,所述阵列基板包括依次设置在衬底基板上方的第一图案层和第二图案层,所述第一图案层和所述第二图案层之间设置有有机绝缘层;所述第一图案层包括薄膜晶体管的栅极、栅线、以及数据线,所述栅极与所述栅线相连,所述数据线被所述栅线断开,且所述数据线与所述栅线绝缘间隔;所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部,所述源极与所述数据线相连,每条所述数据线均对应有所述连接部,每个所述连接部均用于连接所述数据线位于所述栅线两侧的部分。本发明能够减小源漏极与栅极的寄生电容、减小栅线和数据线的交叠电容,从而减小信号延迟,降低功耗,改善残像现象。
申请公布号 CN104600030A 申请公布日期 2015.05.06
申请号 CN201510053343.9 申请日期 2015.02.02
申请人 京东方科技集团股份有限公司 发明人 舒适;孙双;徐传祥;齐永莲;牛菁
分类号 H01L21/77(2006.01)I;H01L27/12(2006.01)I 主分类号 H01L21/77(2006.01)I
代理机构 北京天昊联合知识产权代理有限公司 11112 代理人 彭瑞欣;陈源
主权项 一种阵列基板,包括依次设置在衬底基板上方的第一图案层和第二图案层,其特征在于,所述第一图案层和所述第二图案层之间设置有有机绝缘层,其中,所述第一图案层包括薄膜晶体管的栅极、栅线、以及数据线,所述栅极与所述栅线相连,所述数据线被所述栅线断开,且所述数据线与所述栅线绝缘间隔,所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部,所述源极与所述数据线相连,每条所述数据线均对应有所述连接部,每个所述连接部均用于连接所述数据线位于所述栅线两侧的部分。
地址 100015 北京市朝阳区酒仙桥路10号