优化的维特比解码器和全球导航卫星系统接收器

摘要

本申请涉及优化的维特比解码器和全球导航卫星系统接收器。本发明提供一种维特比解码器，其基于在处理器中实施的特殊指令集，所述指令集使得所述维特比解码器能够在不显著增加硬件复杂性的情况下以低得多的CPU负荷来处置维特比处理。通过谨慎地应用SV导航特有的适当设计约束并分析维特比算法，可实现用于有效地将维特比加速逻辑嵌入到GNSS芯片组中的优化架构。

主权项

一种用于解码经卷积编码的数据的处理器，所述处理器经配置以：将转变成本设置为处于范围0到M内的非负值，其中M为在K个步骤中获得的最大成本，其中K为所述经卷积编码的数据中的存储器位的数目；以及为每个累积路径成本分配N个位，其中(2^(K+1)*M)‑1＜2^N‑1，其中所述处理器进一步经配置以执行用以实施加‑比‑选操作的指令，所述指令对存储于核心数据寄存器中的多个操作数进行操作，其中所述指令利用由所述指令隐式寻址的额外CPU寄存器，从而允许在不违背处理器指令集架构的约束的情况下实施SIMD架构。