| 发明名称 | 半导体器件 | ||
| 摘要 | 半导体器件包括：具有氧化物半导体层的晶体管；以及使用除氧化物半导体外的半导体材料所形成的逻辑电路。晶体管的源电极和漏电极之一电连接到逻辑电路的至少一个输入，并且至少一个输入信号通过晶体管施加到逻辑电路。晶体管的截止电流优选为小于或等于1×10<sup>-13</sup>A。 | ||
| 申请公布号 | CN102598247B | 申请公布日期 | 2015.05.06 |
| 申请号 | CN201080049798.9 | 申请日期 | 2010.09.29 |
| 申请人 | 株式会社半导体能源研究所 | 发明人 | 山崎舜平;今井馨太郎;小山润 |
| 分类号 | H01L21/8234(2006.01)I;H01L21/8238(2006.01)I;H01L27/00(2006.01)I;H01L27/06(2006.01)I;H01L27/08(2006.01)I;H01L27/088(2006.01)I;H01L27/092(2006.01)I;H01L29/786(2006.01)I;H03K19/20(2006.01)I | 主分类号 | H01L21/8234(2006.01)I |
| 代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 钱孟清 |
| 主权项 | 一种半导体器件，包括：包括氧化物半导体层的薄膜晶体管；以及包括第一晶体管的逻辑电路，该第一晶体管包括第一沟道形成区，该第一沟道形成区设置在衬底中，其中所述第一沟道形成区包括半导体材料，该半导体材料包括硅，其中所述薄膜晶体管的源电极和漏电极之一直接连接到所述第一晶体管的栅电极，其中设计所述半导体器件使得：当所述薄膜晶体管处于导通状态时输入信号通过所述薄膜晶体管施加到所述逻辑电路，且当所述薄膜晶体管处于截止状态时所述输入信号被存储在所述第一晶体管的所述栅电极处，并且其中所述薄膜晶体管设置在所述逻辑电路上。 | ||
| 地址 | 日本神奈川县 | ||