| 发明名称 | 半导体器件 | ||
| 摘要 | 本申请公开了一种半导体器件，包括：在超薄半导体层中形成的源/漏区；在超薄半导体层中形成的位于源/漏区之间的沟道区；位于沟道区上方的前栅叠层，所述前栅叠层包括前栅和位于前栅和沟道区之间的前栅介质层；位于沟道区下方的背栅叠层，所述背栅叠层包括背栅和位于背栅和沟道区之间的背栅介质层，其中，前栅由高阈值电压材料形成，背栅由低阈值电压材料形成。根据另一实施例，前栅和背栅由相同的材料组成，在半导体器件工作时向背栅施加正向偏置电压。该半导体器件利用背栅减小由于沟道区厚度变化而引起的阈值电压波动。 | ||
| 申请公布号 | CN102956699B | 申请公布日期 | 2015.05.06 |
| 申请号 | CN201110241218.2 | 申请日期 | 2011.08.22 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 梁擎擎;许淼;朱慧珑;钟汇才 |
| 分类号 | H01L29/78(2006.01)I;H01L29/49(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 王波波 |
| 主权项 | 一种半导体器件，包括：在超薄半导体层中形成的源/漏区；在超薄半导体层中形成的位于源/漏区之间的沟道区；位于沟道区上方的前栅叠层，所述前栅叠层包括前栅和位于前栅和沟道区之间的前栅介质层；位于沟道区下方的背栅叠层，所述背栅叠层包括背栅和位于背栅和沟道区之间的背栅介质层，其中，前栅由高阈值电压材料形成，背栅由低阈值电压材料形成，其中，在该半导体器件是N型器件的情况下，所述高阈值电压材料是费米能级接近N型半导体费米能级的N型金属，或者在该半导体器件是P型器件的情况下，所述高阈值电压材料是费米能级接近P型半导体费米能级的P型金属。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||