| 主权项 |
一种采用树形拓扑结构设计多处理器声纳信号处理的方法，其中所述树形拓扑结构设计多处理器声纳信号处理装置包括:多通道A/D模块、CPU主控模块、信号处理模块、总线背板，其中多通道A/D模块，由FPGA和多路A/D构成，FPGA在主DSP控制下，同步控制A/D完成对模拟信号的采样，并将采样结果存储在FIFO芯片，供信号处理模块经总线背板读取；其中方法包括以下步骤：1)CPU控制模块初始化主DSP模块、从DSP模块，并向主DSP模块传递参数；2)主DSP模块向从DSP模块发出接收初始化信息，各从DSP模块执行内存准备、波束形成权系数准备、将上次处理结果存入历史记录；3)主DSP模块保持和管理当前数据队列，检测从DSP模块当前是否处于等待状态；4)主DSP模块发现任意从DSP模块处于等待状态，且对应数据队列中一个窗数据准备好，向该从DSP模块传递一个时间窗的数据，并将该从DSP模块的状态置为接收工作状态；5)从DSP模块转为接收工作状态后，对该窗数据进行以FFT、指定频带内的各频率点波束形成、噪声背景估计为代表的声纳信号处理操作，处理结果存于当前处理结果队列中，当处理窗个数满足要求时，将目标信息上传到CPU主控模块。 |
