| 发明名称 | 定义氧化层（OD）梯度减小的半导体器件及其制作方法 | ||
| 摘要 | 本发明提供了一种使集成电路（IC）半导体器件中的定义氧化层（OD）密度梯度减小的方法，所述集成电路（IC）半导体器件具有置放布局和与该置放布局相关联的一套设计规则检查（DRC）规则。该方法包括根据对应于置放布局的OD密度信息计算插入区域中的OD密度以确定OD密度梯度。该方法还包括选择伪单元并将伪单元增加到至少一个插入区域以使OD密度梯度减小。 | ||
| 申请公布号 | CN104600066A | 申请公布日期 | 2015.05.06 |
| 申请号 | CN201410048069.1 | 申请日期 | 2014.02.11 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 庄易霖;顾峻诚;钱清河;张简维平 |
| 分类号 | H01L27/02(2006.01)I;H01L21/70(2006.01)I | 主分类号 | H01L27/02(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;孙征 |
| 主权项 | 一种方法，包括：提供集成电路（IC）半导体器件的设计，所述集成电路半导体器件具有置放布局和与所述置放布局相关联的一套设计规则检查（DRC）规则；根据对应于所述置放布局的OD密度信息计算插入区域中的OD密度以确定OD密度梯度；以及选择伪单元并将所述伪单元增加到至少一个插入区域以使所述OD密度梯度减小。 | ||
| 地址 | 中国台湾新竹 | ||