发明名称 計算機システム,通信制御装置及び計算機システムの制御方法
摘要 <p>データを出力する場合、送信ノード数記憶部(16)が記憶する送信ノード数を更新し、入力部(11)が入力するデータに含まれる送信ノード数と、送信ノード数記憶部(16)が記憶する送信ノード数との比較の結果、送信ノード数記憶部(16)が記憶する送信ノード数が、入力部(11)が入力するデータに含まれる送信ノード数より大きい場合、出力部(12)が出力するデータに含まれる送信ノード数を、送信ノード数記憶部(16)が記憶する送信ノード数に書き換えることにより、通信経路上の通信状態に合わせた輻輳制御を効率よく実現する。</p>
申请公布号 JPWO2013098993(A1) 申请公布日期 2015.04.30
申请号 JP20130551129 申请日期 2011.12.28
申请人 富士通株式会社 发明人 平本 新哉
分类号 H04L12/811;G06F15/173 主分类号 H04L12/811
代理机构 代理人
主权项
地址
您可能感兴趣的专利