| 摘要 |
<p>데이터(16) 및 타임 스탬프 성분(18)을 수신하는 수신 장치(13)에서 출력 클럭의 주파수를 보정하는 출력 클럭 보정 회로(14)는, 출력 클럭 피드백 루프(20), FIFO 버퍼(22) 및 타임 스탬프 조절기(24)를 포함한다. 출력 클럭 피드백 루프(20)는 타임 스탬프 성분(18)을 기반으로 출력 클럭의 위상 및/또는 주파수를 조절한다. FIFO 버퍼(22)는 데이터를 일시적으로 저장한다. 타임 스탬프 조절기(24)는 FIFO 버퍼의 상태를 기반으로 타임 스탬프 성분을 선택적으로 조절한다. 일 실시예에서, 상기 상태는 적어도 부분적으로 FIFO 버퍼의 실제 데이터 레벨을 기반으로 한다. 다른 실시예에서, FIFO 버퍼(22)는 타겟 데이터 레벨 범위를 구비하고, FIFO 버퍼의 실제 데이터 레벨이 상기 범위 밖으로 벗어나는 경우, 타임 스탬프 성분이 조절된다.</p> |
