发明名称 | 用于降低DAC中的电容器感应的ISI的方法和设备 | ||
摘要 | 本发明涉及用于降低DAC中的电容器感应的ISI的方法和设备。一种电路可包括多个主数模(DAC)元件,用于将数字输入信号转换成模拟输出信号。控制电路可控制每个主DAC元件以根据数字输入信号而在第一状态和第二状态之间切换从而在输出处提供表示数字输入信号的模拟输出信号。多个校正性DAC元件可被并行地耦接至控制电路和输出之间的多个主DAC元件。多个校正性DAC元件可被控制来减轻由于主DAC元件中的寄生电容导致的码间干扰(ISI)。多个校正性DAC元件可能不向模拟输出信号贡献直流电流。 | ||
申请公布号 | CN104579341A | 申请公布日期 | 2015.04.29 |
申请号 | CN201410533057.8 | 申请日期 | 2014.10.11 |
申请人 | 亚德诺半导体集团 | 发明人 | S·拉加塞卡 |
分类号 | H03M1/10(2006.01)I | 主分类号 | H03M1/10(2006.01)I |
代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 郭思宇 |
主权项 | 一种电路,包括:多个主数模(DAC)元件,用于将数字输入信号转换成模拟输出信号;控制电路,用于控制每个主DAC元件以根据数字输入信号在第一状态和第二状态之间切换从而在输出处提供表示数字输入信号的模拟输出信号;以及多个校正性DAC元件,其被并行地耦接至控制电路和输出之间的多个主DAC元件。 | ||
地址 | 百慕大群岛(英)哈密尔顿 |