发明名称 半导体装置
摘要 在由宽带隙半导体构成的n<sup>+</sup>半导体基板(1)的正面上,设置有n<sup>-</sup>漂移区域(2)。在n<sup>-</sup>漂移区域(2)的表面层选择性地设置有p沟道区域(3)。在n<sup>-</sup>漂移区域(2)的内部,以与p沟道区域(3)的下部接触的方式设置有高浓度p<sup>+</sup>基区(4)。在高浓度p<sup>+</sup>基区(4)的内部,在n<sup>+</sup>半导体基板(1)侧选择性地设置有n<sup>+</sup>高浓度区域(11)。n<sup>+</sup>高浓度区域(11)具有在高浓度p<sup>+</sup>基区(4)排列的方向延伸的条纹状的平面布局。n<sup>+</sup>高浓度区域(11)在条纹长边方向的一个端部与JFET区域接触。另外,n<sup>+</sup>高浓度区域(11)的n<sup>+</sup>半导体基板(1)侧与n<sup>-</sup>漂移区域(2)中被高浓度p<sup>+</sup>基区(4)与n<sup>+</sup>半导体基板(1)夹住的部分接触。
申请公布号 CN104584221A 申请公布日期 2015.04.29
申请号 CN201380042956.1 申请日期 2013.02.13
申请人 富士电机株式会社 发明人 熊谷直树
分类号 H01L29/78(2006.01)I;H01L29/12(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 北京铭硕知识产权代理有限公司 11286 代理人 刘灿强;金光军
主权项 一种半导体装置,其特征在于,具备:第一导电型或者第二导电型的半导体基板,由带隙比硅宽的半导体材料构成;第一导电型的第一半导体区域,设置于所述半导体基板的正面,且由杂质浓度比所述半导体基板低的所述半导体材料构成;第二导电型的第二半导体区域,选择性地设置于所述第一半导体区域的与所述半导体基板相反的一侧的表面层;第一导电型的第三半导体区域,选择性地设置于所述第二半导体区域的内部;第一导电型的第四半导体区域,以与所述第三半导体区域相分离的方式选择性地设置于所述第二半导体区域的内部,至少一部分与所述第一半导体区域接触,且杂质浓度比所述第一半导体区域高;栅电极,从所述第二半导体区域的被所述第三半导体区域与所述第一半导体区域夹住的部分的表面上方横跨所述第一半导体区域的表面上方,隔着栅极绝缘膜进行设置;第一电极,与所述第二半导体区域和所述第三半导体区域接触;第二电极,与所述半导体基板的背面接触。
地址 日本神奈川县