发明名称 |
一种半导体器件的制备方法 |
摘要 |
本发明提供一种半导体器件的制备方法,在对多晶硅层进行N型掺杂的时候,同时对浮置栅极和逻辑区域进行了掺杂,即掺杂的区域为除了选择栅极区域以外的整个多晶硅层。与现有技术仅对浮置栅极进行N型掺杂相比较,多晶硅层N型掺杂的区域大大增加,这就大大减少了对其进行平坦化处理后的多晶硅残留,有效地提高了CMP的均匀性。同时在多晶硅残留非常少的情况下,不必刻意对其进行去除,这样就避免了浮置栅极多晶硅的损耗,进而最大限度地避免了后续闪存存储器使用的过程中导致浮置栅极发生短路的问题和导致的控制栅对沟道的耦合率下降,使得闪存存储器的写入和擦除的速率变慢的问题的发生。 |
申请公布号 |
CN104576537A |
申请公布日期 |
2015.04.29 |
申请号 |
CN201310492653.1 |
申请日期 |
2013.10.18 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
陈勇 |
分类号 |
H01L21/8247(2006.01)I;H01L21/266(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/8247(2006.01)I |
代理机构 |
上海光华专利事务所 31219 |
代理人 |
李仪萍 |
主权项 |
一种半导体器件的制备方法,其特征在于,包括以下步骤:1)提供半导体衬底,所述半导体衬底内形成有用于隔离有源区的隔离结构,隔离结构的上表面高于所述半导体衬底;2)在所述半导体衬底的有源区上形成隧穿氧化层;3)在所述隧穿氧化层和隔离结构上形成本征多晶硅层;4)在所述本征多晶硅层上预设的选择栅极对应的区域上设有掩膜层,然后对暴露的其余本征多晶硅层进行N型掺杂;5)去除掩膜层,并对所述N型掺杂的多晶硅层进行平坦化处理。 |
地址 |
201203 上海市浦东新区张江路18号 |