发明名称 |
用于高压集成电路的过压保护电路 |
摘要 |
本发明公开了一种用于高压集成电路的过压保护电路,其特征在于,主要由PMOS晶体管Ⅰ(101),串接在一起的PMOS晶体管Ⅱ(102)和NMOS晶体管Ⅰ(103),栅极与PMOS晶体管Ⅱ(102)和NMOS晶体管Ⅰ(103)的连接点相连接、漏极分别与PMOS晶体管Ⅱ(102)和PMOS晶体管Ⅰ(101)的源极相连接等组成。本发明整体电路结构较为简单,只需适当的增加或减少齐纳二极管的齐纳电压和个数,便能够轻松地实现高压集成电路的过压保护、输入电源VCC的钳位、输入电源VCC的过冲保护、输入电源VCC的静电释放保护等功能,其性能非常稳定。 |
申请公布号 |
CN104578025A |
申请公布日期 |
2015.04.29 |
申请号 |
CN201310603360.6 |
申请日期 |
2013.11.25 |
申请人 |
峰岹科技(深圳)有限公司 |
发明人 |
谢正开 |
分类号 |
H02H9/04(2006.01)I |
主分类号 |
H02H9/04(2006.01)I |
代理机构 |
深圳市合道英联专利事务所(普通合伙) 44309 |
代理人 |
廉红果 |
主权项 |
用于高压集成电路的过压保护电路,其特征在于,主要由PMOS晶体管Ⅰ(101),串接在一起的PMOS晶体管Ⅱ(102)和NMOS晶体管Ⅰ(103),栅极与PMOS晶体管Ⅱ(102)和NMOS晶体管Ⅰ(103)的连接点相连接、漏极分别与PMOS晶体管Ⅱ(102)和PMOS晶体管Ⅰ(101)的源极相连接、而源极则与NMOS晶体管Ⅰ(103)的源极相连接的NMOS晶体管Ⅱ(104),以及串接在NMOS晶体管Ⅰ(103)的源极与PMOS晶体管Ⅰ(101)的漏极之间的齐纳二极管组(105)组成;所述PMOS晶体管Ⅱ(102)的栅极与PMOS晶体管Ⅰ(101)的漏极相连接。 |
地址 |
518000 广东省深圳市南山区科技中二路深圳软件园二期11栋203室 |