发明名称 低功率模量分频级
摘要 一种模量分频级(MDS)包括第一和第二级。MDS接收模量除数控制信号S,后者确定MDS级是在二分频模式还是在三分频模式下操作。MDS级还接收来自另一MDS的反馈模量控制信号。当处于二分频模式中时,MDS进行二分频而不管反馈模量控制信号如何。为了保存功率,当MDS级在二分频模式下操作时将第一级断电。当处于三分频模式中时,取决于反馈模量控制信号,MDS级进行二分频或者三分频。为了进一步减小功耗,在MDS级处于三分频模式下但却执行二分频操作时将第一级断电。当第一级处于断电时,掉电晶体管将第一级的输出保持在恰当的逻辑电平。
申请公布号 CN101485090B 申请公布日期 2015.04.29
申请号 CN200780024722.9 申请日期 2007.06.27
申请人 高通股份有限公司 发明人 C·纳拉斯隆;苏文君
分类号 H03K23/00(2006.01)I 主分类号 H03K23/00(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 钱慰民
主权项 一种在模量分频级中减少功耗的电路,包括:第一触发器,其具有时钟输入节点、数据输入节点和数据输出节点;第一NOR电路,其将信号输出到所述第一触发器的所述数据输入节点上,所述第一NOR电路具有第一输入引线、第二输入引线和第三输入引线,其中模量除数控制信号被呈现在所述第一NOR电路的所述第一输入引线上,其中反馈模量控制信号被呈现在所述第一NOR电路的所述第二输入引线上;第二触发器,其具有时钟输入节点、数据输入节点和数据输出节点,所述第二触发器的所述时钟输入节点被耦合至所述第一触发器的所述时钟输入节点;以及第二NOR电路,其将信号输出到所述第二触发器的所述数据输入节点上,所述第二NOR电路具有第一输入引线和第二输入引线,其中所述第二NOR电路的所述第一输入引线被耦合至所述第一触发器的所述数据输出节点,并且其中所述第二NOR电路的所述第二数据输入引线被耦合成接收输出自所述第二触发器的数据输出信号,其中在所述第二触发器充当翻转触发器并将所述第二触发器的所述时钟输入节点上的输入信号二分频期间,使所述第一触发器掉电,并且其中在所述第一触发器、所述第一NOR电路、所述第二触发器和所述第二NOR电路一起操作成将所述输入信号三分频期间将所述第一触发器上电。
地址 美国加利福尼亚州