一种多路时钟缓冲器

摘要

本发明属于时钟电路技术领域，提供了一种多路时钟缓冲器。本发明提供的多路时钟缓冲器包括主缓冲单元和n个时钟分频电路，且其中一个时钟分频电路只对时钟信号进行缓冲处理后输出，其余n-1个时钟分频电路由其所包含的分频单元分别按照预设的分频系数对时钟信号进行分频处理，且n个时钟分频电路中的每个时钟分频电路均包含有开关单元和缓冲单元，开关单元可根据开关控制信号控制每个时钟分频电路的通断，从而使多路时钟缓冲器能够同时驱动多个负载，且能够根据开关控制信号选通一个或多个时钟分频电路，并对时钟信号进行分频处理，以实现为一个或多个对时钟频率要求不同的负载提供时钟信号。

主权项

一种多路时钟缓冲器，其特征在于，所述多路时钟缓冲器包括主缓冲单元以及n个时钟分频电路；所述主缓冲单元的输入端接入时钟信号，电源端接直流电源，接地端接地，所述主缓冲单元将所述时钟信号进行缓冲处理后输出；所述n个时钟分频电路包括第1个时钟分频电路至第n个时钟分频电路，所述第1个时钟分频电路至所述第n个时钟分频电路从所述主缓冲单元的输出端获取所述时钟信号，所述第1个时钟分频电路输出与所述时钟信号相同频率的第1个时钟信号，第2个时钟分频电路至所述第n个时钟分频电路分别按照预设的分频系数对所述时钟信号进行分频处理后输出第2个时钟信号至第n个钟信号，n为大于1的正整数；所述n个时钟分频电路中的每个时钟分频电路均包括一个开关单元和一个缓冲单元，所述第2个时钟分频电路至所述第n个时钟分频电路中的每个时钟分频电路均包括分频单元，所述第2个时钟分频电路包含一个分频单元，第n个时钟分频电路所包含的分频单元的数量是第n‑1个时钟分频电路所包含的分频单元的数量的2倍；所述开关单元的输入端连接所述主缓冲单元的输出端，所述开关单元的控制端接入开关控制信号，所述开关单元根据所述开关控制信号控制每个时钟分频电路的通断；所述分频单元用于对时钟信号进行分频处理；所述缓冲单元用于对时钟信号进行缓冲处理并输出；在所述第1个时钟分频电路中，缓冲单元的输入端连接开关单元的输出端；在所述第2个时钟分频电路至所述第n个时钟分频电路中，每个时钟分频电路所包含的一个或多个分频单元连接于开关单元的输出端与缓冲单元的输入端之间；在所述第2个时钟分频电路中，分频单元的输入端和输出端分别连接开关单元的输出端和缓冲单元的输入端；在所述第n个时钟分频电路中，从开关单元的输出端开始，多个分频单元依次串联连接至缓冲单元的输入端；在所述第2个时钟分频电路至所述第n个时钟分频电路中，每一个时钟分频电路中的开关单元的电源端、缓冲单元的电源端及分频单元的电源端均连接所述直流电源，开关单元的接地端、缓冲单元的接地端及分频单元的接地端均接地。