解码方法、存储器存储装置与存储器控制电路单元

摘要

本发明提供一种解码方法，存储器存储装置与存储器控制电路单元。此方法包括：根据第一读取电压读取多个存储单元以取得第一验证比特；根据第一验证比特来执行包含一机率解码算法的解码程序以产生多个第一解码比特，并利用第一解码比特判断是否解码成功；以及若解码失败，根据第二读取电压读取存储单元以取得第二验证比特，根据第二验证比特来执行解码程序以产生多个第二解码比特。其中第二读取电压不同于第一读取电压，并且第二读取电压的个数相同于第一读取电压的个数。藉此，可以提升更正错误的能力。

主权项

一种解码方法，其特征在于，用于一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块包括多个存储单元，该解码方法包括：根据至少一第一读取电压读取该些存储单元中的多个第一存储单元，以取得每一该些第一存储单元的至少一第一验证比特；根据该些第一存储单元的该至少一第一验证比特来执行包含一机率解码算法的一第一解码程序以产生多个第一解码比特，并利用该些第一解码比特判断是否解码成功；以及若解码失败，根据至少一第二读取电压读取该些第一存储单元以取得每一该些第一存储单元的至少一第二验证比特，根据该些第一存储单元的该至少一第二验证比特来执行该第一解码程序以产生多个第二解码比特，其中该至少一第二读取电压不同于该至少一第一读取电压，并且该至少一第二读取电压的个数相同于该至少一第一读取电压的个数。